<em id="dtpgh"></em>
  • <dd id="dtpgh"><noscript id="dtpgh"></noscript></dd>
  • 手冊簡介

    Verilog HDL(簡稱 Verilog )是一種硬件描述語言,用于數字電路的系統設計??蓪λ惴?、門級、開關級等多種抽象設計層次進行建模。 Verilog 繼承了 C 語言的多種操作符和結構,與另一種硬件描述語言 VHDL 相比,語法不是很嚴格,代碼更加簡潔,更容易上手。 Verilog 不僅定義了語法,還對語法結構都定義了清晰的仿真語義。因此,Verilog 編寫的數字模型就能夠使用 Verilog 仿真器進行驗證。

    手冊說明

    Verilog 繼承了 C 語言的多種操作符和結構,與另一種硬件描述語言 VHDL 相比,語法不是很嚴格,代碼更加簡潔,更容易上手。

    Verilog 不僅定義了語法,還對語法結構都定義了清晰的仿真語義。因此,Verilog 編寫的數字模型就能夠使用 Verilog 仿真器進行驗證。


    在線筆記
    App下載
    App下載

    掃描二維碼

    下載編程獅App

    公眾號
    微信公眾號

    編程獅公眾號

    9久久久精品视频免费观看_久久99这里只有精品_91热久久免费频精品99欧美_黄色a一级